fpga之2(學(xué)習FPGA需要學(xué)好哪些)
1.學(xué)習FPGA需要學(xué)好哪些基礎知識
其實(shí)學(xué)習FPGA與本科的知識并無(wú)太大的關(guān)聯(lián)，數電的內容只在涉及到具體的芯片時(shí)才會(huì )用到。就我的學(xué)習感覺(jué)，09年上半年看了4個(gè)月的書(shū)，完全沒(méi)收獲，后來(lái)從6月開(kāi)始試著(zhù)編程，到現在基本沒(méi)問(wèn)題了。
學(xué)習FPGA，首先看看基礎知識，什么書(shū)并不重要，比如最重要的always，非阻塞賦值，case就夠了，其他的知識要點(diǎn)可以先不看，然后開(kāi)始試著(zhù)寫(xiě)小程序并編譯仿真，比如說(shuō)計數器，分頻器，串口通信，FIFO。由易到難，碰到error或者warning就翻書(shū)或者百度，只要開(kāi)始動(dòng)手，在經(jīng)歷最初的困惑后就是水到渠成了
2.如何快速掌握FPGA知識
現在很多FPGA工程師，沒(méi)找到合適，我覺(jué)得很多人從開(kāi)始的時(shí)候就誤入歧途了，對新手學(xué)習FPGA設計我也說(shuō)一點(diǎn)看法吧。我認為要從基礎開(kāi)始做，基礎牢，才有成為高手的可能。
我覺(jué)得FPGA學(xué)習有以下幾步必須要走：
第一步：學(xué)習了解FPGA結構，FPGA到底是什么東西，芯片里面有什么，不要開(kāi)始就拿個(gè)開(kāi)發(fā)板照著(zhù)別人的東西去編程。很多開(kāi)發(fā)板的程序寫(xiě)的很爛，我也做過(guò)一段時(shí)間的開(kāi)發(fā)板設計，我覺(jué)得很大程度上，開(kāi)發(fā)板在誤人子弟。不過(guò)原廠(chǎng)提供的正品開(kāi)發(fā)板，代碼很優(yōu)秀的，可以借鑒。只有了解了FPGA內部的結構才能明白為什么寫(xiě)Verilog和寫(xiě)C整體思路是不一樣的。
第三步：開(kāi)始學(xué)習代碼了。我建議要學(xué)代碼的人都去Altera或Xilinx的網(wǎng)站上下原廠(chǎng)工程師的代碼學(xué)習。不要一開(kāi)始就走入誤區。
做FPGA主要是要有電路的思想，作為初學(xué)者，往往對器件可能不是熟悉，那么應該對于數字電路的知識很熟悉吧，FPGA中是由觸發(fā)器和查找表以及互聯(lián)線(xiàn)等基本結構組成的，其實(shí)在我們在代碼里面能夠看到的就是與非門(mén)以及觸發(fā)器，不要把verilog和c語(yǔ)言等同起來(lái)，根本就是不同的東西，沒(méi)有什么可比性，在寫(xiě)一句程序的時(shí)候應該想到出來(lái)的是一個(gè)什么樣的電路，計數器選擇器 三態(tài)門(mén)等等，理解時(shí)序，邏輯是一拍一拍的東西，在設計初期想的不是很清楚的時(shí)候可以畫(huà)畫(huà)時(shí)序圖，這樣思路會(huì )更加的清晰，還有就是仿真很重要，不要寫(xiě)完程序就去往FPGA中去加載，首先要仿真，尤其是對比較大型一點(diǎn)的程序，想像自己是在做asic，是沒(méi)有二次機會(huì )的，所以一定要把仿真做好，還有很多新手對于語(yǔ)言的學(xué)習不知道選vhdl好還是verilog好，個(gè)人偏好verilog，當然不是說(shuō)vhdl不好，反正寫(xiě)出來(lái)的都是電路，那當然就不要在語(yǔ)言的語(yǔ)法上面花太多的功夫了，verilog 言簡(jiǎn)意賅assign always case if else 掌握這些幾乎可以寫(xiě)出90%的電路了，上面是我對FPGA學(xué)習的一些愚見(jiàn)，希望對大家有所幫助。
3.如何快速掌握FPGA知識
現在很多FPGA工程師，沒(méi)找到合適，我覺(jué)得很多人從開(kāi)始的時(shí)候就誤入歧途了，對新手學(xué)習FPGA設計我也說(shuō)一點(diǎn)看法吧。我認為要從基礎開(kāi)始做，基礎牢，才有成為高手的可能。
我覺(jué)得FPGA學(xué)習有以下幾步必須要走：
第一步：學(xué)習了解FPGA結構，FPGA到底是什么東西，芯片里面有什么，不要開(kāi)始就拿個(gè)開(kāi)發(fā)板照著(zhù)別人的東西去編程。很多開(kāi)發(fā)板的程序寫(xiě)的很爛，我也做過(guò)一段時(shí)間的開(kāi)發(fā)板設計，我覺(jué)得很大程度上，開(kāi)發(fā)板在誤人子弟。不過(guò)原廠(chǎng)提供的正品開(kāi)發(fā)板，代碼很優(yōu)秀的，可以借鑒。只有了解了FPGA內部的結構才能明白為什么寫(xiě)Verilog和寫(xiě)C整體思路是不一樣的。
第三步：開(kāi)始學(xué)習代碼了。我建議要學(xué)代碼的人都去Altera或Xilinx的網(wǎng)站上下原廠(chǎng)工程師的代碼學(xué)習。不要一開(kāi)始就走入誤區。
做FPGA主要是要有電路的思想，作為初學(xué)者，往往對器件可能不是熟悉，那么應該對于數字電路的知識很熟悉吧，FPGA中是由觸發(fā)器和查找表以及互聯(lián)線(xiàn)等基本結構組成的，其實(shí)在我們在代碼里面能夠看到的就是與非門(mén)以及觸發(fā)器，不要把verilog和c語(yǔ)言等同起來(lái)，根本就是不同的東西，沒(méi)有什么可比性，在寫(xiě)一句程序的時(shí)候應該想到出來(lái)的是一個(gè)什么樣的電路，計數器選擇器 三態(tài)門(mén)等等，理解時(shí)序，邏輯是一拍一拍的東西，在設計初期想的不是很清楚的時(shí)候可以畫(huà)畫(huà)時(shí)序圖，這樣思路會(huì )更加的清晰，還有就是仿真很重要，不要寫(xiě)完程序就去往FPGA中去加載，首先要仿真，尤其是對比較大型一點(diǎn)的程序，想像自己是在做asic，是沒(méi)有二次機會(huì )的，所以一定要把仿真做好，還有很多新手對于語(yǔ)言的學(xué)習不知道選vhdl好還是verilog好，個(gè)人偏好verilog，當然不是說(shuō)vhdl不好，反正寫(xiě)出來(lái)的都是電路，那當然就不要在語(yǔ)言的語(yǔ)法上面花太多的功夫了，verilog 言簡(jiǎn)意賅assign always case if else 掌握這些幾乎可以寫(xiě)出90%的電路了，上面是我對FPGA學(xué)習的一些愚見(jiàn)，希望對大家有所幫助。
4.學(xué)習 FPGA該如何入門(mén)
FPGA入門(mén)：
第一步：了解FPGA基本硬件知識，例如：FPGA的含義及內部結構，現有的FPGA芯片種類(lèi)，以及如何區分FPGA芯片。
第二步：了解掌握FPGA的硬件設計語(yǔ)言，從vhdl開(kāi)始，也可以從其他開(kāi)始，
第三步：熟悉vhdl語(yǔ)言編譯環(huán)境MAXBLUS ii或者Quartus II,
第四步：購買(mǎi)開(kāi)發(fā)板（這可以在一開(kāi)始就買(mǎi)好），建議初期購買(mǎi)一個(gè)一般的就行，像FLEX10K系列等等，價(jià)錢(qián)大約100左右，
（如果需要開(kāi)發(fā)板我這代理的開(kāi)發(fā)中FLEX10K系列有現貨）
